温馨提示!
请登录后再关注,谢谢~
去登录
资讯
电源/新能源
传感/MEMS
处理器/DSP
RF/射频/微波
智能手机
可穿戴设备
汽车电子
制程/工艺
电池技术
嵌入式设计
放大/调整/转换
测试与测量
控制/MCU
EDA/IP/IC设计
软件/操作系统
人工智能
技术文章
专题报道
CEO专栏
EETV
EE|Times全球联播
技术资源
EE直播间
在线研讨会
下载
小测验
供应商资源
ASPENCORE Studio
面包板社区
论坛
博客
问答
下载中心
技术文库
评测中心
面包芯语
E币商城
社区活动
在线研讨会
EE直播间
杂志
杂志订阅
杂志声明
编辑计划表
电子杂志下载
关于我们
活动
国际AIOT生态大会
更多行业及技术活动
工程师社群活动
射频与测试论坛
发布视频
登录 | 注册
搜索
EE芯视频
广告
奇捷科技魏星:芯片设计,如何使用ECO技术降本增效 ?
597播放
·
2024-04-11 17:50:30
1
收藏
分享
微信
微信扫一扫,立即分享
QQ
微博
复制通用代码
生成分享海报
随着芯片设计复杂性和需求的增加,项目周期越来越紧迫,设计工程师很难保证在RTL代码Freeze后能够100%不需要再度进行修改。如果每次RTL代码修改都需要重新完成全部设计流程,则项目进度往往会大幅延迟,使得产品发布时间受到严重影响,人力和资金成本大大增加,对市场影响巨大。而ECO则可以完美地解决这些问题,产业界对高效能ECO工具的需求也日益迫切。奇捷科技在这一领域深耕数年,在产品研发和客户服务的过程中积累了一些心得体会与业界同仁分享,奇捷科技也将身体力行为行业带来一定的规范,帮助各芯片设计公司更精准、更有效率地解决IC设计全流程中各个阶段出现的ECO问题,助力客户芯片事业成功。
演讲嘉宾:魏星,奇捷科技CEO,CTO,联合创始人
IIC Shanghai 2024
EDA与IC设计
奇捷科技
0
条评论
登录
最新评论
ASPENCORE官方账号
15粉丝 · 647视频
关注
接下来播放
自动连播
如何依托软件引擎高效完成GNSS仿真?
456
更多视频推荐
12
41观看
国产IP领军企业,是怎样练成的?
1844观看
探索高速接口IP系列 第四讲:风头正劲的HBM
438观看
探索高速接口IP系列 第三讲:ONFI
271观看
探索高速接口IP系列 第一讲:PCIe
222观看
双模硬件验证系统应用场景案例分享
417观看
FPGA原型验证与硬件仿真的验证场景
283观看
芯华章数字验证全流程工具平台介绍
491观看
从RTL到门级网表的等价性验证
579观看
《Proteus实战攻略》+单片机仿真2至诚经典第八章
1132观看
温馨提示!
请登录后再操作,谢谢~
去登录
×
给作者打赏,鼓励TA抓紧创作!
请选择支付金额
1
元
2
元
5
元
10
元
50
元
自定义
请选择支付方式
微信支付
余额支付
×
确认支付
¥ 1
微信扫一扫打赏
请输入六位数字密码:
请输入密码
确认
打赏成功!
复制成功。
奇捷科技魏星:芯片设计,如何使用ECO技术降本增效 ?
发布于 2024-04-11 17:50:30
597 播放
ASPENCORE官方账号
15 粉丝
647 视频
扫码查看视频
在线咨询
返回顶部