温馨提示!
请登录后再关注,谢谢~
去登录
资讯
电源/新能源
传感/MEMS
处理器/DSP
RF/射频/微波
智能手机
可穿戴设备
汽车电子
制程/工艺
电池技术
嵌入式设计
放大/调整/转换
测试与测量
控制/MCU
EDA/IP/IC设计
软件/操作系统
人工智能
技术文章
专题报道
CEO专栏
EETV
EE|Times全球联播
技术资源
EE直播间
在线研讨会
下载
小测验
供应商资源
ASPENCORE Studio
面包板社区
论坛
博客
问答
下载中心
技术文库
评测中心
面包芯语
E币商城
社区活动
在线研讨会
EE直播间
杂志
杂志订阅
杂志声明
编辑计划表
电子杂志下载
关于我们
活动
国际AIOT生态大会
更多行业及技术活动
工程师社群活动
射频与测试论坛
发布视频
登录 | 注册
搜索
EE芯视频
广告
allegro之快捷删除悬空或多余的line和via
518播放
·
2024-04-22 21:35:03
原创
0
收藏
分享
微信
微信扫一扫,立即分享
QQ
微博
复制通用代码
生成分享海报
allegro通过report工具查找到悬空或多余的走线和过孔,往往很多人都是一个个处理,很是繁杂。今天分享allegro本身携带的快捷方式,加快工作效率,多点时间摸鱼
Cadence
allegro
过孔
多余的走线
0
条评论
登录
最新评论
二月半
0粉丝 · 1视频
关注
接下来播放
自动连播
深蕾半导体VS680人形机器人精彩亮相2024德国嵌入式展Embedded World
315
更多视频推荐
半导体
65观看
AI赋能,驱动EDA产业技术革新
998观看
12
62观看
123
58观看
探索高速接口IP系列 第一讲:PCIe
234观看
以应用为导向的芯片设计趋势,对EDA厂商而言意味着什么
1024观看
DX-BST原理图智能工具。功能介绍之元件属性更新和检查。
627观看
FPGA原型验证与硬件仿真的验证场景
298观看
面向系统级芯片验证的硬件平台介绍
528观看
芯华章数字验证全流程工具平台介绍
528观看
温馨提示!
请登录后再操作,谢谢~
去登录
×
给作者打赏,鼓励TA抓紧创作!
请选择支付金额
1
元
2
元
5
元
10
元
50
元
自定义
请选择支付方式
微信支付
余额支付
×
确认支付
¥ 1
微信扫一扫打赏
请输入六位数字密码:
请输入密码
确认
打赏成功!
复制成功。
allegro之快捷删除悬空或多余的line和via
发布于 2024-04-22 21:35:03
518 播放
二月半
0 粉丝
1 视频
扫码查看视频
在线咨询
返回顶部