【FPGA硬件基础篇】

1、FPGA硬件架构及原理（直播）

（1）FPGA的基本结构

（2）逻辑资源Slice

（3）FPGA芯片选型及规模评估

（4）实列分析Xilinx和国产FPGA等各类结构

2、FPGA基础逻辑单元CLB

（1）CLB详解；

（2）Silce M ,Slice L的功能

（3）进位链功能；

（4）分布式RAM和分布式ROM:RTL图

3、FPGA的可编程IO资源

（1）FPGA可编程IO资源的详解

（2）输入输出寄存器;

（3）输入输出Delay

4、理解FPGA的存储——块RAM（直播）

（1）FPGA的存储

（2）怎样合理使用FPGA的存储资源

（3）36K Bram结构

（4）其他FPGA中的块RAM结构

5、FPGA的时钟资源（直播）

（1）PLL结构介绍

（2）FPGA的各类时钟资源介绍

（3）调用PLL的方法及参数详解

（4）使用时钟资源应该注意的问题

【HDL基础篇】

1、 FPGA原厂不会告诉你的秘密（Derek主讲）（直播）

(1) 关于FPGA一些有趣的调研；

(2) FPGA厂家流程当中脆弱的验证环节；

(3) 在编码的同时就找到并且修复的问题；

(4) Blue Pearl与FPGA环境的完美结合

2、 FPGA验证流程——EDA工具Blue Pearl使用介绍（直播）

（1） CDC问题的来源；

（2） CDC问题的种类与解决方式；

（3） Blue Pearl的CDC解决方案；

（4） Blue Pearl的完整验证功能介绍；

【入门基础篇】

1、FPGA开发工具的安装:Vivado,Vitis,Modesim

2、高效的查找FPGA开发资料

3、FPGA的编辑工具——Blue pearl

(1) Note padd++

(2) Ultra edit

(3) Blue pearl（专业的FPGA编辑工具）

4、FPGA的开发工具——怎样开始一个FPGA工程

5、硬件编程语言——Verilog语法基础

（1）Verilog的语法介绍

6、Verilog语法基础——状态机的三种写法（直播）

（1）状态机的作用及三种写法介绍；
（2）综合工具对三种状态机的综合结果分析；
（3）Blue Pearl调试状态机；

7、组合逻辑和时序逻辑

（1）组合逻辑和时序逻辑的仿真；

（2）组合逻辑和时序逻辑的RTL分析。

8、FPGA数字逻辑电路的设计与分析

（1）通过一家全加器分析RTL及综合工具对应

【仿真基础篇】

1、 编写FPGA的仿真激励Testbentch

（1）编写测试激励的流程和方法

2、Vivado的联合仿真及Do文件的编写

（1）编译库文件；

（2）调用联合仿真；

（3）建议Do文件的处理

3、Modesim的使用

（1）创建一个Modesim工程并仿真；

（2）Modesim的使用技巧

【时序分析】

1、 静态时序分析理论基础（一）——数据传输模型解读（直播）

（1）时序约束的意义；
（2）时序约束的理论意义;
（3）Xilinx时序分析报告：

2、基于Vivado的时序分析

（1）综合时序报告

（2）时序分析实列解读